Главная Обратная связь

Дисциплины:






Комбинационные логические устройства



Комбинационными называют устройства, в которых выходная информация однозначно определяется действующей в настоящий момент на входе комбинацией логических переменных и не зависит от их значений, действующих до этого момента. При построении таких устройств обычно выполняются следующие этапы:

- составление таблицы состояний;

- запись аналитического выражения логической функцией, которая представляется либо в виде суммы произведений логических переменных, либо в виде произведения их суммы;

- минимизация (при необходимости) логической функции, при которой используется метод преобразования на базе формул алгебры логики, а при небольшом числе переменных – графический метод с помощью карт Карно.

К числу функциональных узлов комбинационных логических устройств относятся сумматоры, преобразователи кодов и мультиплексоры.

Сумматор

 

Сумматором выполняется операция арифметического сложения двух многоразрядных двоичных чисел. Эта операция проводится по разрядам, что определяет целесообразным сначала рассмотреть принцип построения одноразрядного сумматора. Как видно из рис.5.4,а, он имеет три ввода и два вывода. На два ввода Х и Y подаются логические “1” или “0”, соответствующие определенному разряду суммируемых чисел, а третий, Р0, предназначен для подачи логической “1”, если при суммировании предыдущего разряда будет его переполнение. На выводе Р сумматора будет “1” при переполнении разряда, который суммируется. В табл.5.11 представлена таблица состояния одноразрядного сумматора.

В простейшем одноразрядном сумматоре, называемом полусумматором (рис.5.21,б), отсутствует ввод Р0. Состояния полусумматора соответствуют данным табл.5.11 при Р0 = 0. Согласно этой таблице аналитические выражения функций S и Р от логических переменных Х и Y могут быть представлены в виде суммы их произведений:

S = X + Y, Р =ХY.

Откуда видно, полусумматор может быть реализован на двух элементах “НЕ”, трех элементах “И” и одном элементе “ИЛИ”. Схема такой реализации представлена на рис.5.22. На базе двух полусумматоров строится схема одноразрядного сумматора, как показано на рис.5.23.

Рис.5.21. Схемное обозначение:

а - сумматора, б – полусумматора, в - многоразрядного сумматора

 

Таблица 5.11

 

X Y P0 S P

 

 

Рис.5.22. Схема полусумматора Рис.5.23. Схема сумматора

 



Для суммирования n-разрядных чисел используется n одноразрядных сумматоров, включенных по схеме рис.5.24. На два входа каждого одноразрядного сумматора Xi и Yi подается информация, соответствующая определенному i-му разряду суммируемых чисел. На третий вход Р0 каждого такого сумматора, кроме первого, передается информация переноса с предыдущего сумматора (“1” в случае переполнения при суммировании в этом сумматоре). Ввод Р0 первого сумматора заземлен. Схемное обозначение многоразрядного сумматора приведено на рис.5.21,в.

 

Рис.5.24. Схема трехразрядного сумматора

 

Многоразрядный сумматор можно использовать в качестве основы построения схем сравнения двоичных n-разрядных чисел. Такая схема сравнения четырехразрядных чисел А и В приведена на рис.5.25. Одно из этих чисел, например В, вводится в сумматор через логические элементы “НЕ”. Информация с вывода S сумматора подается на четырехвходовый логический элемент “И”. Таким образом, схема сравнения имеет два выхода: F – вывод элемента “И” и Р – вывод сумматора, фиксирующего переполнение последнего разряда при суммировании. При равенстве чисел А и В одинаковыми будут и числа в каждом их разряде, т.е. Аi = Вi. Поскольку все разряды числа В на вход сумматора поступают через элемент «НЕ», в этом случае на всех выводах Si сумматора будут логические “1” и не будет переполнение всех разрядов при суммировании, т.е. Р = 0. Следовательно, на выходе схемы сравнения F = 1 и Р = 0. Если А ≠ В, то хотя бы в одном из разрядов этих чисел Аi ≠ Вi. Тогда суммирование при прохождении числа В через элемент «НЕ» обуславливает хотя бы на одном из выходов сумматора логического «0», а поэтому и появление “0” на выходе логического элемента “И”. Можно также убедиться, что, если А > В, то на выходе сумматора Р, кроме того, будет логическая “1”.

 

 

Рис.5.25. Цифровая схема сравнения двух четырехразрядных чисел





sdamzavas.net - 2019 год. Все права принадлежат их авторам! В случае нарушение авторского права, обращайтесь по форме обратной связи...