Главная Обратная связь

Дисциплины:






Обгрунтування вибраної елементної бази



ІМС підрозділяються на серії, в залежності від технології виготовлення, які відрізняються числом та функціональним призначенням, а також фізичними параметрами базових елементів. Зараз розроблено декілька десятків технологій виготовлення ІМС.

Характеристика серії ТТЛ(ТТЛШ) інтегральних мікросхем серій К155, К131 і К1531

Найбільш розповсюджені в даний час серії цифрових мікросхем це ТТЛШ і КМОН сімейства. Основним досягненням мікросхем КМОН серії являється те, що в статичному режимі вони майже не споживають електричної енергії. Але при роботі з тактовою частотою 1-2 МГц споживана ними потужність стає рівною з потужністю споживаною малопотужними ТТЛШ сімействами К555 і К1533.

Електричні параметри.

- Напруга джерела живлення, Uд.ж.,В 5

- Допустиме відхилення напруги живлення,% 5

- Вихідна напруга логічного 0 Uвих0, В не більше 0.4

- Вихідна напруга логічної 1 Uвих1, В не менше 2.4

- Вхідна напруга логічного 0 Uвх0, В не більше 0.8

- Вхідна напруга логічної 1 Uвх1, В не менше 2.0

 

Параметр Позначення Одиниці вимірювання Серії
К155 К555 К531 К1531
Споживана потужність на логічний елемент Рпот. мВт  
Середній час затримки tзд.р нс 9,5
Енергія перемикання Эпот пДж
Вхідний струм лог.0 Івх0 мА 1,6 0,4 0,8
Вхідний струм лог.1 Івх1 мА 0,04 0,02 0,05 0,04
Вихідний струм лог.0 Івых0 мА
Вихідний струм лог.1 Івых1 мА 0,4 0,4
Параметри навантаження: Опір кОм 0,4 0,28 0,28
Ємність пФ

 

Таблиця 2.1.1 Динамічні параметри мікросхем ТТЛ і ТТЛШ

 

Вим.
Лист
№ докум.
Підпис
Дата
Лист
 
   


Структурна схема і принцип роботи ТТЛШ елемента

Класичною структурою ТТЛ являється схема базового вентиля І-НЕ серій 133, 155, SN54, SN74. Схема містить вхідний каскад, який реалізує функцію І, фазо інверсний каскад з джерелом струму і вихідний каскад з активним навантаженням. Вхідний каскад побудований на багатоемітерному транзисторі VT1. Емітери транзистора VT1 служать входами логічного елементу і з’єднані з шиною нульового потенціалу через зміщенні антизвонні діоди VD1-VD4. Останні слугують свого роду демпфером, захищаючи від негативної вхідної напруги транзистор VT1. При надходженні хоча б на один із емітерів потенціалу, близького до потенціалу землі, через емітер починає протікати майже весь базовий струм транзистора VT1, створюючи на вході струм логічного 0 Івх0. Значення цього струму обмежується опором R1. В такій ситуації струм колектора VT1 дуже малий і недостатній для відмикання транзистора VT2 фазоінверсного каскаду. При такому розкладі струмів транзистор VT5 закритий, а VT4 відкритий, забезпечуючи на виході рівень напруги близький до напруги живлення.



Рисунок2.1.1 - Структурна схема ТТЛШ елемента

Вим.
Лист
№ докум.
Підпис
Дата
Лист
 
   

 


Якщо на всі емітери транзистора VT1 подати напругу Uвх1, рівну половині напруги живлення Uп, то емітерні струми VT1 різко скоротяться (вхідні струми лог.1), а базовий струм піде в колектор, створюючи на базі транзистора VT2 потенціал, близький до потенціалу Uп. В такому випадку транзистор VT2 фазоінверсного каскаду відкриється, закривши при цьому VT4 і відкривши VT5. Ввімкнений в колекторний ланцюг VT4 діод VD5 створює при відпиранні транзистора VT5 між базою і емітером VT4 різницю потенціалів, меншу за напругу відпирання VT4. Іншими словами різниця потенціалів між базою

Вим.
Лист
№ докум.
Підпис
Дата
Лист
 
   
транзистора VT4 і виходом логічного елемента роз приділяється між ділянкою база-емітер VT4 і діодом VD5. Таким чином за рахунок повного закриття транзистора емітерного повторювача і насичення транзистора VT5 на виході ІС формується рівень напруги приблизно рівний 0,4 В. Ця напруга є напругою насичення транзистора VT5 і являється вихідною напругою логічного 0 Uвых0.

Перемикання логічного елементу з одного стану в інший супроводжується переходом одного із транзисторів VT4, VT5 в відкритий стан, а іншого в закритий. При цьому перехід здійснюється синхронно і, послідовно в деякий момент часу обидва транзистори опиняються у відкритому стані – це пов’язано з тим, що перехід транзистора із відкритого стану в закритий відбувається значно повільніше, ніж протилежний процес. В момент, коли обидва транзистори відкриті через елемент протікає значний сквозний імпульсний струм. Тому потрібно приймати спеціальні міри по захисту від виникаючих перешкод по ланцюгам живлення. Основною причиною, яка обмежує швидкодію логічних елементів вказаних серій являється повільний процес закриття насичених біполярних транзисторів. Для здолання цього недоліку були розроблені серії мікросхем з діодами Шотки, увікненими паралельно до колекторного переходу транзисторів, здійснюючих нелінійний негативний зворотній зв’язок.

Ідея використання нелінійного негативного зворотнього зв'язку для підвищення швидкодії трансформаторних ключів заключається в наступному. Відомо, що час , який витрачається на формування фронту вихідного імпульсу, визначається часом розсмоктування інжектованих неосновних носіїв, коли транзистор виходить із насичення в область відсічки(із ввімкненого стану у вимкнений ). Тому розумним являється рішення запобігти входження транзистора в режим глибокого насичення.

Це може бути досягнуто шляхом прикладання до ділянки колектор – база запираючої напруги.

 

У випадку, якщо між базою і колектором ввімкнути діод Шотки, приєднаний анодом до бази, то при відкритті тринзистора на колекторі в деякий момент часу встановиться потенціал, відкриваючий діод Шотки. Напруга відпирання діоду Шотки 0,4-0,5 В, менша ніж падіння на переході колектор – база і відповідно, діод відкриється раніше, ніж переход база – колектор. Таким чином, колекторний перехід виявляється закритим і режим насичення виключається. Крім того, із-за відсутності в них явища інжекції і накопичення неосновних носіїв самі діоди Шотки являються дуже швидкодіючими, те що і обумовлює ефективність нелінійного оберненого зв’язку.

Другим технологічним вдосконаленням в сучасних ТТЛШ логічних елементів являється зменшення розмірів елементів. Це дозволяє різко скоротити паразитні ємності схеми і збільшити швидкодію за рахунок зменшення постійного часу RC ланцюгів.

 

 

Вим.
Лист
№ докум.
Підпис
Дата
Лист
 
   


 


Вим.
Лист
№ докум.
Підпис
Дата
Лист
КНЕУРК. КСКР 000 010 ПЗ  
2.2 Розробка схеми лічильника

Для побудови лічильного пристрою, який буде рахувати тактові імпульси в заданому коді, скористаємося JK-тригером і логічними елементами.
Даний лічильний пристрій буде складатися з трьох двійково-десяткових чотирирозрядних лічильників, з'єднаних послідовно. Обмежимося розглядом тільки одного лічильника, тому що інші два будуть ідентичні першому.
Таблиця функціонування JK- тригерів має наступний вигляд (таблиця 2.2.1)

 

N Qt Jt Kt Qt+1 Qt+1

Таблиця 2.2.1 - Таблиця функціонування JK- тригерів

 

 

З таблиці функціонування видно, що для того щоб відбулося перемикання з одного стану в інший необхідно на J,K входи подати певні комбінації (таблиця 2.2.2)

 


 

  J K
0®0 *
0®1 *
1®0 *
1®1 *

 

Таблиця 2.2.2 – Таблиця комбінацій переключення JK тригера

 

Використовуючи вище сказане, а також двійково-десятковий код передачі даних на пристрій обробки складемо таблицю функціонування нашого лічильника (таблиця 2.2.3)

 

  Q0Q1Q2Q3 Q0Q1Q2Q3 Cr
0 0 0 0 0 0 0 1 * * * *
0 0 0 1 0 0 1 0 * * * *
0 1 0 0 0 0 1 1 * * * *
0 0 1 1 0 1 0 0 * * * *
0 1 0 0 1 0 1 1 * * * *
1 0 1 1 1 1 0 0 * * * *
1 1 0 0 1 1 0 1 * * * *
1 1 0 1 1 1 1 0 * * * *
1 1 1 0 1 1 1 1 * * * *
1 1 1 1 0 0 0 0 * * * *

 

 

Таблиця 2.2.3 – Таблиця функціонування лічильника

 

Використовуючи таблицю функціонування проведемо мінімізацію для переходів кожного тригера. Для цього будемо використовувати карти Карно.

Вим.
Лист
№ докум.
Підпис
Дата
Лист
КНЕУРК. КСКР 000 010 ПЗ  

 





sdamzavas.net - 2019 год. Все права принадлежат их авторам! В случае нарушение авторского права, обращайтесь по форме обратной связи...